DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

10555685

Basic Patent (No, Kind, Date): JP 4144139 A2 920518 < No. of Patents: 001>

MANUFACTURE OF SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): OKA HIDEAKI

IPC: *H01L-021/336; H01L-021/02; H01L-021/20; H01L-021/268; H01L-029/784

CA Abstract No: 117(26)262911C Derwent WPI Acc No: C 92-221545 JAPIO Reference No: 160420E000039 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 4144139 A2 920518 JP 90266957 A 901004 (BASIC)

Priority Data (No,Kind,Date): JP 90266957 A 901004 DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

Image available 03779039

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

04-144139 [JP 4144139 A]

PUBLISHED:

May 18, 1992 (19920518)

INVENTOR(s): OKA HIDEAKI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

02-266957 [JP 90266957]

FILED:

October 04, 1990 (19901004)

INTL CLASS:

[5] H01L-021/336; H01L-021/02; H01L-021/20; H01L-021/268;

H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R097 (ELECTRONIC MATERIALS

-- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1259, Vol. 16, No. 420, Pg. 39,

September 04, 1992 (19920904)

ABSTRACT

PURPOSE: To form larger particle size, high crystallization polycrystalline excellent responsibility by forming a polycrystalline silicon with semiconductor layer containing silicon as a chief ingredient on an insulating amorphous material and raising the temperature of at least the polycrystalline semiconductor layer to a predetermined temperature higher than the highest temperature in the process.

A polycrystalline silicon layer 102 is formed on an CONSTITUTION: amorphous material 101 composed of an insulating amorphous insulating substrate such as glass amorphous material layer such as SiO(sub 2). The polycrystalline silicon layer 102 is heat-treated at a predetermined in the above process. The optimum that temperature higher than heat-treatment temperature ranges in a region 700 deg.C-1200 deg.C. Then, silicon layer 102 is patterned into a polycrystalline after the predetermined shape, a gate insulating film 103 is formed. Further, there are formed a gate electrode 105, an interlayer insulating film film 106, a contact hole 107, and a wiring 104.

① 特許出願公開

@ 公開特許公報(A) 平4-144139

®Int. Cl. ⁵
H 01 L 21/336
21/02
21/20
21/268
29/784

識別記号 庁内整理番号

❸公開 平成4年(1992)5月18日

B 8518-4M 9171-4M Z 7738-4M

9056-4M H 01 L 29/78

3 1 1 Y

審査請求 未請求 請求項の数 4 (全9頁)

60発明の名称 半導体装置の製造方法

②特 願 平2-266957

@出 願 平2(1990)10月4日

⑫発 明 者 岡

秀 明

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

勿出 願 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

個代 理 人 弁理士 鈴木 喜三郎 外1名

明細書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

1)

(a) 絶縁性非晶質材料上にシリコンを主体とする多結晶半導体層を形成する工程。

(b) 工程(a) のプロセス最高温度より高い所定の温度まで少なくとも該多結晶 半導体層を昇温する工程を少なくとも有することを特徴とする半導体装置の製造方法。

- 2) 前記工程 (b) の所定の温度が 7 0 0 ℃ ~ 1 2 0 0 ℃であることを特徴とする 請求項 1 記載の 半導体装置の製造方法。
- 3) 工程(b) の熱処理をエキシマレーザで行ったことを特徴とする請求項1~請求項2記載の半導体装置の製造方法。

4)

(a) 絶縁性非晶質材料上にシリコンを主体とする多結晶半導体層を形成する工程。

(b) 該多結晶半導体圏中もしくは該多結晶半導体層に接して、 不純物をドーブした半導体領域を 形成する工程

(c) 工程(a) のプロセス最高温度より高い所定の温度まで少なくとも該多結晶半導体層及び不純物をドーブした半導体領域を昇温する工程を少なくとも有することを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体装置の製造方法に係わり、特に、絶縁性非晶質材料上に半導体素子を形成する製造方法に関する。

[従来の技術]

ガラス、石英等の絶縁性非晶質基板や、SiO 2 等の絶縁性非晶質層上に、高性能な半導体素子 を形成する試みが成されている。

近年、 大型で高解像度の液晶表示パネルや、 高速で高解像度の密着型イメージセンサや三次元 I C 等へのニーズが高まるにつれて、 上述のような

絶縁性非晶質材料上の高性能な半導体素子の実現が待望されている。

絶縁性非晶質材料上に薄膜トランジスタ(TFT)を形成する場合を例にとると、(1)ブラズマCVD法等で形成した非晶質シリコンを素子材としたTFT、(3)溶散再結晶化法等で形成した単結晶シリコンを素子材としたTFT等が検討されている。

ところが、これらのTFTのうち非品質シリコンもしくは多結品シリコンを素子材としたTFTは、単結品シリコンを素子材とした場合に比べてTFTの電界効果移動度が大幅に低く(非品質シリコンTFT ~ 1 0 c m 2 / V・sec)、 高性能なTFTの実現は困難であった。

一方、 レーザビーム等による溶融再結晶化法は、 未だに十分に完成した技術とは言えず、 また、 液 晶表示パネルの様に、 大面積に素子を形成する必 要がある場合には技術的困難が特に大きい。

る多結晶半導体層を形成する工程、

(b) 工程(a) のプロセス最高温度より高い所定の温度まで少なくとも該多結晶半導体層を昇温する工程を少なくとも有することを特徴とする。
2) 前記工程(b) の所定の温度が700℃~1

2) 前記工程 (b) の所定の温度が700℃~1 200℃であることを特徴とする。

3) 工程 (b) の熱処理をエキシマレーザで行ったことを特徴とする。

4)

(a) 絶縁性非晶質材料上にシリコンを主体とする多結晶半導体層を形成する工程。

(b) 該多結晶半導体層中もしくは該多結晶半導体層に接して、 不純物をドープした半導体領域を 形成する工程

(c) 工程(a) のプロセス最高温度より高い所定の温度まで少なくとも該多結晶半導体層及び不純物をドープした半導体領域を昇温する工程を少なくとも有することを特徴とする。

[実施例]

第1回は、本発明の実施例における半導体装置

そこで、絶縁性非晶質材料上に高性能な半導体素子を形成する簡便かつ実用的な方法として、大粒径の多結晶シリコンを低温で固相成長させる方法が注目され、研究が進められている。 (Thin Solid Films 100 (1983) p.227 , JJAP Vol.25 No.2 (1986) p.1121)

[発明が解決しようとする課題]

しかし、従来の固相成長法では、650℃程度以下の低温プロセスで、大粒径で結晶化率の高いpolyーSi膜を形成することができず、TFTの電界効果移動度が100cm */V・sを上回る高性能なTFTを形成することは困難であった。そこで、本発明はより簡便かつ実用的な方法で、大粒径で結晶化率が高い多結晶シリコンを再現性良く形成し、高性能な半導体素子を製造する方法を提供するものである。

[課題を解決するための手段] 本発明の半導体装置の製造方法は、

(a) 絶縁性非晶質材料上にシリコンを主体とす

の製造工程図の一例である。 尚、 第 1 図では半導体素子として薄膜トランジスタ(TFT)を形成する場合を例としている。

第1図において、(a)は、ガラス、石英等の 絶縁性非晶質基板、 もしくはSiО₂等の絶縁性非 晶質材料層等の絶縁性非晶質材料 101上に多結晶シ リコン層102を形成する工程である。 多結晶シリコ ン層の形成条件の一例としては、 (1) LPCV D 法で5 6 0 ℃~ 6 3 0 ℃程度で多結晶シリコン 層(結晶化率は必ずしも100%ではない)を展 厚100人~2000人程度形成する方法。(2) LPCVD法で500℃~560℃程度で非晶質 シリコン(微結晶シリコンの場合もある)を膜厚 100点~2000人程度成膜した後、550℃ ~650℃程度で2~20時間程度熱処理し、固 相成長させ多結晶化する方法、 (3) PCVD法 で100℃~350℃程度(特に、150℃~2 50℃程度が固相成長後の結晶粒径が大きく、 そ の結果、移動度が大きくなる等の理由で望ましい) で非晶質シリコン(放結晶シリコンの場合もある) を腰厚 1 0 0 A ~ 2 0 0 0 A 程度成膜 した後、 5 5 0 ℃ ~ 6 5 0 ℃程度で 2 ~ 2 0 時間程度熱処理し、 固相成長させ多結晶化する方法等がある。 たたし、 多結晶シリコンの形成方法はこれに限定されるものではない。

(b)は、工程(a)より高い所定の熟処理温度 で該多結晶シリコン層102を熱処理する工程である。 熱処理温度としては、700℃~1200℃程度 の間に最適値が存在する。但し、基板としてガラ スを用いた場合は、 上述のような高温にさらすこ とはできないため、エキシマレーザ等の短波長光 を照射することで半導体の表面層近傍のみを上述 の温度まで昇温させ、半導体層と基板界面近傍は 600で程度以下になるように、 照射強度及び照 射時間を最適化することが重要である。一例とし ては、XeC1エキシマレーザ(波長 308 n m) を用い、照射強度 O. 1~1. O J/cm ²程度で1~10パルス(1パルス数十ns)照射 する等の条件が上述の条件を満たす。

(c)は、多結晶シリコン層102を所定の形状にバ

む気体のプラズマ雰囲気にさらし、 該層間絶縁膜 にコンタクト穴を開け、 配線を形成することでT FTが形成される。 基板としてガラスを用いた場 合のソース・ドレイン領域の形成方法は、 イオン **注入法やイオンシャワードーピング法等でポロン**、 リン等の不純物を打ち込んだ後、 600℃程度の 低温で数時間~数十時間熱処理することで不純物 の活性化を行う方法や、 レーザアニール法で不純 物を活性化する方法や、 ドーピングガスをレーザ ーで分解し熱拡散させるシーザドーピング法が有 効である。又、工程(b)の熱処理を行う前に、 ゲート絶縁膜、ゲート電極を形成し、イオンイン プラ法等で不純物を打ち込みを行い、 引き続いて、 工程(b)のシーザーアニール、 ランプアニール、 炉アニール等の高温熱処理を行い、不純物の活性 化と多結晶シリコンの結晶化率の向上、 twin 等の欠陥の低減等の結晶性の向上を同一工程で行 う方法もあり、 より 簡便なプロセス で高性能な T FTを形成することができる。 従来のレーザーア ニールのみで多結晶シリコンを形成する方法では、 ターン形成後、ゲート絶縁膜 103を形成する工程である。ゲート絶縁膜の形成方法としては、熱酸化法で800℃~1200℃程度の高温で形成する方法(高温ブロセス)と、CVD法、ブラズマCVD法、ECR-CVD法、光CVD法、スパッタ法等で650℃程度以下の低温で形成する方法(低温ブロセス)がある。当然のことながら、基板としてガラスを用いた場合は、低温ブロセスを採用しなければならない。

(d)は、半導体素子を形成する工程である。図において、103はゲート絶縁膜、104はゲート電極、105はソース・ドレイン領域、106は層間絶縁膜、107はコンタクト穴、108は配線を示す。 TFT形成法の一例としては、ゲート電極を形成後、ソース・ドレイン領域をイオン注入法、 熱拡散法、 ソース・ドレイン領域をイオンシャワードーピング法、 イオンシャワードーピング法、 ブラズマC V D 法等で形成する。 続いて、 結晶粒界に存在する欠陥密度が低減する目的で、 水素ガスもしくはアンモニアガス等を少なくとも含

非品質シリコンにAェレーザー、 エキシマレーザ - 等を照射し、 該非贔屓シリコン層を溶験し、 再 結晶化することで、 多結晶シリコンを形成してい た。そのため、従来の方法をこのプロセスに用い た場合は、多結晶シリコン102を溶融させる際、同 時にソース・ドレイン領域105も同時に溶融される ために、不純物が液相中を拡散し、チャンネル領 城まで容易に拡散してしまうため、 正常な特性の TFTを再現性良く製造することが困難であった。 一方、本発明では、レーザーアニール等の高温処 理は、溶験再結晶化するのが目的ではなく、 高温 処理で結晶性の向上を図るのが目的であるため、 多結晶シリコンを溶散させる必要は必ずしも無く、 周相反応で結晶性の向上を図ることもできる。 従 って、従来の方法で問題となった不純物の液相中 の異常拡散も無く、高性能なTFTを再現良く形 成することができる。

第2図は、本発明の実施例における半導体装置の製造工程図の別の一例である。 尚、 第2図では 半導体素子として薄膜トランジスタ(TFT)を 形成する場合を例としている。

第2図において、(a)は、ガラス、石英等の 絶縁性非晶質基板、 もしくはSiOz等の絶縁性非 晶質材料瘤等の絶縁性非晶質材料 201上にソース・ ドレイン領域を成す不純物をドーブした多結晶シ リコン層 202を形成し、所定の形状にバターン形成 する工程である。 多結晶シリコンの形成条件の一 例としては、 (1) LPCVD法で560℃~6 30℃程度でポロン、リン等の不純物を含んた多 結晶シリコン層を膜厚100人~2500人程度 形成する方法、 (2) LPCVD法で500℃~ 560℃程度でポロン、リン等の不純物を含んだ 非晶質シリコン(微結晶シリコンの場合もある) を膜厚100A~2500A程度成膜した後、 5 50℃~650℃程度で2~20時間程度無処理 し、 固相成長させ多結晶化する方法、 (3)PC V D 法で100℃~350℃程度(特に、150 ℃~250℃程度が固相成長後の結晶粒径が大き く、その結果、抵抗率が小さくなる等の理由で望 ましい)でポロン、リン等の不純物を含んだ非晶

質シリコン(做結晶シリコンの場合もある)を観 厚100人~2500人程度成蹊した後、550 ℃~650℃程度で2~20時間程度無処理し、 固相成長させ多結晶化する方法等がある。 ただし、 多結晶シリコンの形成方法はこれに限定されるも のではない。 (b)は、チャンネル領域を成す多結晶シリコン層の 203を形成する工程である。 多結晶シリコン層の

(b)は、チャンネル領域を成す多結晶シリコン層の形成する工程である。多結晶シリコン層の形成条件の一例としては、(1)LPCVD法であるので、630℃程度で多結晶シリコン層のも 60℃~630℃程度であるが、(2)LPCVD法でものでは、「2)LPCVD法でもので、50℃を見ない。「2)リコンの場合もある)を関厚100人~2000人程度成態した後、550℃~650℃程度で2~20時間程度然処理し、固固で100℃~350℃程度(特に、150℃~250℃程度が固相成長後の結晶粒径が大きく、その結果、移動度が大きくなる等の理由できましまして

非晶質シリコン(微結晶シリコンの場合もある) を簡厚100人~2000人程度成膜した後、5 50℃~650℃程度で2~20時間程度熱処理 し、固相成長させ多結晶化する方法等がある。た だし、多結晶シリコンの形成方法はこれに限定さ れるものではない。 また、 工程 (a) で非晶質シ リコンを成膜後、 固相成長をさせずに、 引続きチ ャンネル領域を成すシリコン層を成膜し、両方を 周時に固相成長させ、 多結晶化することもできる。 (c)は、工程(b)より高い所定の熱処理温度 で該多結晶シリコン層203を無処理する工程である。 熱処理温度としては、 700℃~1200℃程度 の間に最適値が存在する。 但し、 基板としてガラ スを用いた場合は、 上述のような高温にさらすこ とはできないため、エキシマレーザ等の短波長光 を照射することで半導体の表面層近傍のみを上述 の温度まで昇温させ、半導体層と基板界面近傍は 600℃程度以下になるように、 照射強度及び照 射時間を最適化することが重要である。 一例とし ては、XeClエキシマレーザ(波長 308n

m) を用い、照射強度 O. 1 ~ 1. O J/cm ²程度で1~10パルス(1パルス数十ns)照射 する等の条件が上述の条件を満たす。 従来のレー ザーアニールのみで多結晶シリコンを形成する方 法では、非晶質シリコンにAェレーザー、エキシー マレーザー等を照射し、 該非晶質シリコン層を溶 融し、 再結晶化することで、 多結晶シリコンを形 成していた。 そのため、 多結晶シリコン203を溶融 させる際、同時にソース・ドレイン領域を成す不 純物をドーブした多結晶シリコン層201も同時に落 融されるために、 不純物が液相中を拡散し、チャ ンネル領域まで容易に拡散してしまうため、 正常 な特性のTFTを再現性良く製造することが困難 であった。一方、本発明では、レーザーアニール 等の高温処理では、 溶融再結晶化するのが目的で はなく、高温処理で結晶性の向上を図るのが目的 であるため、 多結晶シリコンを溶散させる必要は 必ずしも無く、固相反応で結晶性の向上を図るこ ともできる。 従って、 従来の方法で問題となった 不純物の液相中の異常拡散も無く、高性能なTF

Tを再現良く形成することができる。

(d)は、ゲート絶縁膜204を形成する工程である。 ゲート絶縁膜の形成方法としては、 無酸化法で9 00℃~1200℃程度の高温で形成する方法(高温プロセス)と、 CVD法、 ブラズマCVD法、 ECR-CVD法、 光CVD法、 スパッタ法等で 650℃程度以下の低温で形成する方法(低温プ ロセス)がある。 当然のことながら、 基板として ガラスを用いた場合は、 低温プロセスを採用しな ければならない。

(e)は、半導体素子を形成する工程である。202はソース・ドレイン領域、203はチャンネル領域を成す多結晶シリコン層、204はゲート絶縁膜、207はコンタクト穴、208は配線を示す。 TFT形成法の一例としては、ゲート電極をLPCVD法等で多結晶シリコンを素子材として形成後、層間絶縁膜をCVD法、スパッタ法、ブラズマCVD法等で形成し、続いて水素化を行う。さらに、該層間絶縁膜にコンタクト穴を開け、配線を形成することでTFT

(d) は多結晶シリコン層 308を工程(c) より高い所定の温度で熱処理する工程である。 熱処理温度としては、700℃~1200℃程度の間に最適値が存在する。 但し、下層部の半導体素子の不純物の再分布等を防ぐためには、RTAやエキシマレーザ等の短波長光を照射することで半導体の表面層近傍のみを上述の温度まで昇温させるように、 照射強度及び照射時間を最適化する方法が有

が形成される。

第3回は、本発明の実施例における半導体装置の製造工程図の別の一例である。尚、第3回では3次元トランジスタ(スタックト型CMOS)への簡単な応用例を示す。

第3 図において、 (a) は、 シリコン基板 301に p-well領域 302を形成し、 LOCOS 酸化法 で素子分離領域 303を形成する工程である。

(b) は、ゲート絶縁膜304を形成後、ゲート電極305をpoly-Si等を素子材とし形成後、所定の形状にパターン形成し、ソース・ドレイン領域を成すn *拡散層306を形成する工程である。

(c) は、ゲート絶縁膜を成す絶縁層 307を形成し、 コンタクトホールを開け、多結晶 シリコン層 308を 形成する工程である。 成膜条件の一例としては、 (1) LPCVD法で 5 6 0 ℃~ 6 3 0 ℃程度で 多結晶 シリコン層(結晶化率は必ずしも 1 0 0 % ではない)を膜厚 1 0 0 A ~ 2 0 0 0 A 程度形成

する方法、 (2) LPCVD法で500℃~56

0 ℃程度で非晶質シリコン(微結晶シリコンの場

効である。 - 例としては、 X e C l エキシマレーザ (液長 308 n m) を用い、 照射強度 O. 1 ~ 1. 0 J / c m ²程度で 1 ~ 10 パルス (1 パルス数十 n s) 照射する等の条件が上述の条件を満たす。

射し、 該非品質シリコン磨を溶融し、 再結晶化す ることで、 多結晶シリコンを形成していた。 その ため、多結晶シリコン308を溶融させる際、同時に ソース・ドレイン領域310も同時に溶融されるため に、 不純物が液相中を拡散し、 チャンネル領域ま で容易に拡散してしまうため、正常な特性のTF Tを再現性良く製造することが困難であった。 ー 方、 本発明では、 レーザーアニール等の高温処理 は、 溶脱再結晶化するのが目的ではなく、 高温処 理で結晶性の向上を図るのが目的であるため、 多 結晶シリコンを溶融させる必要は必ずしも無く、 固相反応で結晶性の向上を図ることもできる。 従 って、従来の方法で問題となった不純物の液相中 の異常拡散も無く、高性能なTFTを簡便なブロ セスで再規良く形成することができる。 尚、 本実 旅例は、三次元ICへの最も簡単な応用例として、 スタックト型CMOSの例を示したが、 本発明は これに限定されるものでないことは言うまでもな

第1回~第3回にその実施例の一部を示した本

めることが、重要である。

熱処理方法としては、 アニール炉で窒素若しく はAr等の不活性ガス雰囲気中で、例えば850 でならば1~2時間程度、1000℃ならば10 ~20分程度熟処理する方法の他に、 ハロゲンラ ンブ・アークランプ・赤外線ランプ・キセノンラ ンプ・水銀ランプ等を用いたランプアニール、 エ キシマレーザ・Arレーザ・He-Neレーザ等 を用いたレーザアニール等の方法もある。 中でも、 エキシマレーザを用いたレーザアニールは、 半導 体層の表面付近のみを加熱できるため、 基板とし て安価なガラス基板を用いた場合でも用いること ができ、3次元ICでは下層部の煮子に悪影響を 与えずに上層部の素子の結晶性を改善することが できる。 その結果、 ゲート絶縁膜を前述の低温ブ ロセスで形成し、ソース・ドレイン領域も600 ℃程度以下の低温プロセス(例えば、 イオン注入 法でB、 P等の不純物を打ち込んだ後、 600℃ 程度の熱処理を数時間~数十時間行い活性化する 等の方法)で形成すれば、ガラス基板上に高性能

発明は、 5 5 0 ℃~ 6 5 0 ℃程度以下の低温で固相成長もしくは成瞑した後で、 それよりも高い温度で熱処理する点が重要である。 その理由を以下に述べる。

固相成長法で結晶成長させた多結晶シリコンや LPCVD法等で成膜したas‐depoの多結 晶シリコンの結晶化率は必ずしも高くない。 例え ば、 LPCVD法で500℃~560℃程度の比 較的低温で形成したシリコン膜(非晶質シリコン、 若しくは非晶質相中に微少な結晶領域が存在する 做 結晶シリコンになっている。) を 熱処理で 固相 成長させた場合は、 その結晶化率は、 50%~8 5 %程度と低い。 そこで、 工程(c)で工程(b) より高い温度で熱処理することで、 絃多結晶シリ コン層の未結晶化領域を結晶化させる工程を設け ることが重要となる。 その結果、 結晶化率を99 %以上に高めることができる。 特に、ゲート絶縁 膜を前述の低温プロセスで形成する場合には、 熱 酸化のような高温の熱処理が後工程で加わらない ため、本発明に基づく熱処理を行い結晶化率を高

さらに、LPCVD法で形成した顔を固相成長させた場合の成膜温度と工程(c)の無処理の有無にも重要な相関があることを見いだした。即ち、LPCVD法で高温(例えば、580℃~610℃程度)で形成したシリコン層と、低温(例えば、500℃~550℃程度)で形成したシリコン層を比べると、工程(c)の無処理が無い場合は、

低温で形成したシリコン層の方が結晶粒径は大きいものの、結晶化率が低く、 TFTの電界効果移動度も小さかった。 しかし、 工程 (c) の熱処理を行った場合は、 逆に低温で形成したシリコン層の方が結晶粒径が大きく、 結晶化率も大きく、 TFTの電界効果移動度も大きかった。 尚、 この値は、 LPCVD法で580℃~610℃程度の高温で形成した膜では得られない値であった。

多い多結晶シリコンを然酸化すると、結晶領域に 比べて酸化速度が大きい未結晶化領域が先に酸化 される。その結果、結晶粒界に沿って酸化膜が形 成され、移動度が低下するという現象を生ずるこ とがあった。しかし、本発明のアニール方法を用 いると、熱酸化前の結晶化率を十分高め、前述の 結晶粒界部に沿った酸化を抑えることができるた め、その効果は極めて大きい。

本発明に基づく半導体装置の製造方法を用い、低温プロセスで形成した多結晶シリコンTFT(Nチャンネル)の電界効果移動度は、150~200cm²/V・sec程度であり熱酸化法で形成したTFTとほぼ同等の特性が得られた。

又、本発明は前述の通り低温プロセスに用いた場合、その効果が最も大きいが、高温プロセスに 用いた場合も有効である。即ち、未結晶化領域の

等の不純物を10 *** /* c m *程度のドーズ 量で打ち込む等の方法がある。 特に、ドーズ量が 前述の値程度であれば、 P チャンネルトランジス タ、 N チャンネルトランジスタ共 オフ電流が最小 になるように、 V t h を制御することができる。 従って、 C M O S 型のTFT 太子を形成する場合 においても P c h. N c h を選択的にチャンネル ドーブせずに、 全面を同一の工程でチャンネルド ーブすることもできる。

尚、本発明は、第1図の実施例に示したTFT以外にも、絶縁ゲート型半導体素子全般に応用できるほか、バイボーラトランジスタ、静電誘導型トランジスタ、太陽電池・光センサをはじめとする光電変換素子等の半導体素子を多結晶半導体を素子材として形成する場合にきわめて有効な製造方法となる。

[発明の効果]

以上述べたように、 本発明によればより簡便な 製造プロセスで大粒径で結晶化率の高い多結晶シ リコン膜を形成することが出来る。 その結果、 絶

特開平4~144139(8)

102.203.308 ··· 多結晶シリコン層 103.204.304.307 ··· ゲート絶縁膜

104,205,305 ・・・ ゲート電極

105,202 ・・・ ソース・ドレイン領域

106.206 ・・・ 層間絶縁膜 107.207 ・・・ コンタクト穴

108,208 · · · 配線

301 ・・・ シリコン基板 303 ・・・ 衆子分離領域

以上

出頭人セイコーエブソン株式会社代理人弁理士鈴木喜三郎(他1名)

緑性非晶質材料上に高性能な半導体素子を形成することが可能となり、 大型で高解像度の液晶表示 パネルや高速で高解像度の密着型イメージセンサ や三次元IC等を容易に形成できるようになった。

また、本発明は、第1図の実施例に示した TFT以外にも、絶縁ゲート型 半導体 素子全般に 応用できるほか、 バイボーラトランジスタ、 静電 誘導型トランジスタ、 太陽電池・光センサをは じめとする光電変換案子等の半導体素子を多結晶半導体を案子材として形成する場合にきわめて有効な製造方法となる。


4. 図面の簡単な説明


第1図(a)~(d)は本発明の実施例における半導体技能の製造工程図である。

第2図(a)~(e)は本免明の実施例における半導体装置の製造工程図である。

第3図(a)~(e)は本発明の実施例における半導体装置の製造工程図である。

101.201 · · · • • 絕緣性非晶質材料





特開平4-144139(9)

